

Attorney Docket No. 1793.1155

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Sung-hee HWANG et al.

Application No.: New

Group Art Unit: New

Filed: January 30, 2004

Examiner: New

For: APPARATUS AND METHOD GENERATING ERROR FLAG FOR ERROR
CORRECTION

**SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN
APPLICATION IN ACCORDANCE
WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55**

Commissioner for Patents
PO Box 1450
Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application:

Korean Patent Application No(s). 2003-11637


Filed: February 25, 2003

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date(s) as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

By:


Michael D. Stein
Registration No. 37,240

Date: January 30, 2004
1201 New York Ave, N.W., Suite 700
Washington, D.C. 20005
Telephone: (202) 434-1500
Facsimile: (202) 434-1501



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

출 원 번 호 : 10-2003-0011637

Application Number

출 원 년 월 일 : 2003년 02월 25일
Date of Application FEB 25, 2003


출 원 인 : 삼성전자주식회사
Applicant(s) SAMSUNG ELECTRONICS CO., LTD.



2003 년 04 월 02 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0008
【제출일자】	2003.02.25
【국제특허분류】	G04B
【발명의 명칭】	에러 정정을 위한 에러 플래그 생성 장치 및 그 방법
【발명의 영문명칭】	Apparatus and method for generating error flag to correct error
【출원인】	
【명칭】	삼성전자 주식회사
【출원인코드】	1-1998-104271-3
【대리인】	
【성명】	이영필
【대리인코드】	9-1998-000334-6
【포괄위임등록번호】	2003-003435-0
【대리인】	
【성명】	이해영
【대리인코드】	9-1999-000227-4
【포괄위임등록번호】	2003-003436-7
【발명자】	
【성명의 국문표기】	황성희
【성명의 영문표기】	HWANG, Sung Hee
【주민등록번호】	700925-1915216
【우편번호】	135-240
【주소】	서울특별시 강남구 개포동 189 주공아파트 420동 403호
【국적】	KR
【발명자】	
【성명의 국문표기】	박현정
【성명의 영문표기】	PARK, Hyun Jeong
【주민등록번호】	650823-1401124

【우편번호】	441-400		
【주소】	경기도 수원시 권선구 곡반정동 한솔아파트 104동 1101호		
【국적】	KR		
【발명자】			
【성명의 국문표기】	김주선		
【성명의 영문표기】	KIM, Joo Seon		
【주민등록번호】	650928-1017923		
【우편번호】	462-709		
【주소】	경기도 성남시 중원구 은행동 1932-6 현대아파트 112동 303호		
【국적】	KR		
【발명자】			
【성명의 국문표기】	류상현		
【성명의 영문표기】	RYU, Sang Hyun		
【주민등록번호】	740320-1918419		
【우편번호】	442-470		
【주소】	경기도 수원시 팔달구 영통동 1015-1번지 103호		
【국적】	KR		
【취지】	특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 디 리인 필 (인) 대리인 이해영 (인)		
【수수료】			
【기본출원료】	20	면	29,000 원
【가산출원료】	0	면	0 원
【우선권주장료】	0	건	0 원
【심사청구료】	0	항	0 원
【합계】	29,000 원		
【첨부서류】	1. 요약서·명세서(도면)_1통		

【요약서】**【요약】**

본 발명은 여러 정정을 위한 여러 플래그 생성 장치 및 그 방법에 관한 것으로, 그에러 정정을 위한 여러 플래그 생성 장치는, 데이터 블록 단위별 프레임 싱크 여러 정보를 저장하는 프레임 싱크 여러 메모리; 데이터 블록 단위별 BIS 여러 플래그를 저장하는 BIS 여러 플래그 메모리; 및 상기 프레임 싱크 여러 메모리에 저장된 프레임 싱크 여러 정보와 상기 BIS 여러 플래그 메모리에 저장된 BIS 여러 플래그를 참조하여, ECC 데이터의 여러 발생 여부를 나타내는 여러 플래그를 생성하는 여러 플래그 생성부를 포함한다. 본 발명에 따른 여러 정정을 위한 여러 플래그 생성 장치 및 그 방법은, 보다 향상된 성능을 가지고 구현이 용이하며 구현을 위한 비용 소모가 감소하는 효과를 제공한다.

【대표도】

도 3

【명세서】**【발명의 명칭】**

에러 정정을 위한 에러 플래그 생성 장치 및 그 방법{Apparatus and method for generating error flag to correct error}

【도면의 간단한 설명】

도 1은 종래 에러정정포맷을 나타내는 도면,

도 2는 도 1에 도시된 데이터 블록을 구성하는 프레임의 상세 구조를 나타내는 도면,

도 3은 본 발명에 따른 에러 플래그 생성 장치를 설명하기 위한 블록도,

도 4는 프레임 싱크 에러의 생성예를 설명하기 위한 도면,

도 5는 도 3에 도시된 프레임 싱크 에러 메모리의 구조를 나타내는 도면,

도 6은 도 3에 도시된 BIS 에러 플래그 메모리의 구조를 나타내는 도면,

도 7은 본 발명에 따른 에러 플래그 생성 방법을 설명하기 위한 흐름도이다.

【발명의 상세한 설명】**【발명의 목적】****【발명이 속하는 기술분야 및 그 분야의 종래기술】**

- <8> 본 발명은 에러 정정을 위한 에러 플래그 생성 장치 및 그 방법에 관한 것이다.
- <9> CD 또는 DVD와 같은 광 기록매체에 정보를 저장함에 있어서 에러 정정을 위해 사용자 데이터에 부가 데이터(parity data)를 추가하여 코드워드(codeword)를 생성한 후 소정의 과정을 거쳐 에러 정정을 위한 부호화를 완료한다. 사용자 데이터가 30바이트, 부

가 데이터가 30바이트가 되어 하나의 코드워드가 60바이트인 경우에 복호시, 하나의 코드워드에 최대 15바이트까지의 에러가 발생하더라도 에러 정정이 가능하다. 그러나, 코드워드에서 에러가 발생한 데이터의 위치를 나타내는 에러 플래그가 제공된다면 최대 30바이트까지의 에러 정정이 가능해진다.

<10> 이와 같이 에러 플래그를 이용하여 에러 정정 기능을 향상시키는 기술을 이레이즈 정정(erasure correction)이라 한다. 이레이즈 정정은 랜덤 에러(random error)보다는 버스트 에러(burst error)가 발생한 경우에 에러 정정 효율이 보다 높다.

<11> 한편, 미국특허 제6,367,049호에는 다수의 ECC(Error Correction Code) 열(row)과 다수의 BIS(Burst Indicator Subcode) 열로 구성된 에러정정포맷이 개시 되어 있다. BIS는 버스트 에러의 발생을 알려주기 위해 부호화시에 삽입된 정보로서 복호된 BIS의 신뢰도는 ECC 경우보다 높다.

<12> 도 1은 전술한 미국특허 제6,367,049호에 개시된 에러정정포맷을 나타내는 도면이다.

<13> 도시된 에러정정포맷에 의하면, 하나의 데이터 블록은 블록의 선두에 프레임 싱크 데이터가 위치하고, ECC 38개 열과 BIS 1개 열이 반복적으로 배치되어 있다. 하나의 데이터 블록은 496개의 프레임(frame)으로 이루어진다. 데이터 블록을 구성하는 데이터들은 소정의 방식으로 인터리빙된 것이다. 에러정정포맷 및 인터리빙 등에 관한 상세한 설명은 전술한 미국특허 제6,367,049호에 개시되어 있다.

<14> 도 2는 도 1에 도시된 데이터 블록을 구성하는 프레임의 상세 구조를 나타내는 도면이다.

<15> 도 2를 참조하면, 하나의 프레임은 선두에 프레임 싱크 데이터가 위치하고, 38바이트의 ECC와 1바이트의 BIS가 반복적으로 배치되어 있다.

<16> 도 1 및 도 2에 도시된 바와 같은 에러정정포맷을 가지는 에러 정정 시스템에 있어서, 인터리빙 방식이 매우 복잡하여 이레이즈 정정을 위한 에러 플래그 생성이 간단하지 않으며 그 하드웨어 구성이 복잡해지는 문제가 있다.

【발명이 이루고자 하는 기술적 과제】

<17> 따라서 본 발명이 이루고자 하는 기술적 과제는, 보다 향상된 성능을 가지고 구현이 용이하며 구현을 위한 비용이 보다 적게 소요되는 이레이저 정정을 위한 에러 플래그 생성 생성 장치 및 그 방법을 제공하는데 있다.

【발명의 구성 및 작용】

<18> 상기 과제를 이루기 위해, 본 발명에 의한 에러 정정을 위한 에러 플래그 생성 장치는,

<19> 데이터 블록 단위별 프레임 싱크 에러 정보를 저장하는 프레임 싱크 에러 메모리; 데이터 블록 단위별 BIS 에러 플래그를 저장하는 BIS 에러 플래그 메모리; 및 상기 프레임 싱크 에러 메모리에 저장된 프레임 싱크 에러 정보와 상기 BIS 에러 플래그 메모리에 저장된 BIS 에러 플래그를 참조하여, ECC 데이터의 에러 발생 여부를 나타내는 에러 플래그를 생성하는 에러 플래그 생성부를 포함한다.

<20> 또한, 상기 프레임 싱크 에러 메모리는 적어도 둘 이상의 데이터 블록 단위에 상응하는 프레임 싱크 에러 정보를 저장하는 것이 바람직하다.

<21> 또한, 상기 데이터 블록은 선두에 프레임 싱크 데이터가 기록되어 있고, ECC 데이터 열의 사이에 BIS 데이터 열이 기록된 에러정정포맷을 가지고, 상기 에러 플래그 생성부는 상기 프레임 싱크 에러 메모리와 상기 BIS 에러 플래그 메모리에 저장된 에러 정보를 참조하여, 각 ECC 데이터 열의 양쪽에 위치한 싱크 데이터의 싱크 에러 정보와 BIS 데이터의 BIS 에러 플래그 또는 일측 BIS 데이터의 BIS 에러 플래그와 타측 BIS 데이터의 BIS 에러 플래그가 모두 에러발생을 나타내는 정보이면, 상기 ECC 데이터 열을 구성하는 ECC 데이터 전부에 에러발생을 나타내는 에러 플래그를 생성하는 것이 바람직하다.

<22> 상기 과제를 이루기 위해, 본 발명에 의한 에러 정정을 위한 에러 플래그 생성 방법은,

<23> (a) 재생된 디지털 신호를 입력받는 단계; (b) 상기 재생된 디지털 신호를 입력받아 데이터 블록단위로 상기 데이터 블록의 프레임 싱크 에러 정보를 생성하는 단계; (c) 상기 프레임 싱크 에러 정보를 프레임 싱크 에러 메모리에 데이터 블록 단위별로 저장하는 단계; (d) 상기 데이터 블록단위로 상기 데이터 블록의 BIS 에러 플래그를 생성하는 단계; (e) 상기 데이터 블록의 BIS 에러 플래그를 BIS 에러 플래그 메모리에 데이터 블록 단위별 BIS 에러 플래그를 저장하는 단계; 및 (f) 상기 프레임 싱크 에러 메모리에 저장된 프레임 싱크 에러 정보와 상기 BIS 에러 플래그 메모리에 저장된 BIS 에러 플래그를 참조하여, ECC 데이터의 에러 발생 여부를 나타내는 에러 플래그를 생성하는 단계를 포함한다.

<24> 이하, 첨부된 도면들을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

<25> 도 3은 본 발명에 따른 에러 플래그 생성 장치를 설명하기 위한 블록도이다. 도 3을 참조하면, 에러 플래그 생성 장치는 프레임 싱크 검출부(110), 메모리(120), 프레임 싱크 에러 메모리(130), 에러정정코드 복호부(140), 에러플래그 생성부(150) 및 BIS 에러 플래그 메모리(160)를 포함한다.

<26> 프레임 싱크 검출부(110)는 재생된 디지털 신호를 입력받아 데이터 블록을 구성하는 각 프레임의 프레임 싱크 데이터의 에러 발생 여부를 나타내는 프레임 싱크 에러 정보를 프레임 싱크 에러 메모리(130)로 출력하고, 에러정정을 위한 심벌 신호를 메모리(120)로 출력한다. 프레임 싱크 검출부(110)로 입력되는 디지털 신호는 광 헤드(도시되지 않음)에 의해 디스크(도시되지 않음)에 저장된 정보가 독출되어 고주파 신호처리 및 이퀄라이징(equalizing) 등의 신호처리가 되어 재생된 신호이다.

<27> 도 4는 프레임 싱크 검출부(110)에 의해 프레임 싱크 에러가 생성되는 일 예를 나타내는 도면이다.

<28> 프레임 싱크 검출부(110)는 재생된 디지털 신호에 존재하는 프레임 싱크와 일치하는 의사 싱크(pseudo sync)를 발생한다. 발생된 의사 싱크와 재생된 디지털 신호의 실제 프레임 싱크를 비교함으로써 에러가 존재하는 프레임 싱크를 나타내는 프레임 싱크 에러 신호를 생성한다.

<29> 메모리(120)는 프레임 싱크 검출부(110)로부터 에러정정을 위한 심벌 신호를 입력 받아 저장한다. 메모리(120)에는 도 1 및 도 2에 도시한 바와 같은 에러정정코드 포맷을 가지는 심벌 신호들이 데이터 블록 단위로 저장된다.

<30> 프레임 싱크 에러 메모리(130)는 프레임 싱크 검출부(110)로부터 프레임 싱크 에러 정보를 입력받아 저장한다.

<31> 도 5는 프레임 싱크 에러 메모리(130)의 구조를 나타내는 도면이다. 도 5를 참조하면, 프레임 싱크 에러 메모리(130)는 하나의 데이터 블록에 포함된 496개의 싱크 데이터 각각의 에러 유무를 나타내기 위한 496비트의 정보를 저장할 수 있는 $1 \times 496\text{bits}$ 크기의 제1 프레임 싱크 에러 메모리 내지 제N 프레임 싱크 에러 메모리로 구성된다. 따라서, 하나의 $1 \times 496\text{bits}$ 크기의 프레임 싱크 에러 메모리에는 하나의 데이터 블록의 프레임 싱크 에러 정보가 저장된다. 그러나, 에러정정코드 복호부(140)에 의한 BIS 에러 플래그 생성 및 BIS 에러 플래그 메모리(160)에 저장 동작과의 타이밍 문제를 고려하여 N개의 $1 \times 496\text{bits}$ 크기의 프레임 싱크 에러 메모리를 두어 N개의 데이터 블록의 프레임 싱크 에러 정보가 저장되도록 한다. 본 발명의 바람직한 실시예에 의하면 N은 3이다.

<32> 에러정정코드 복호부(140)는 먼저, 메모리(120)에 저장된 데이터 블록의 BIS를 에러 정정한다. 에러정정코드 복호부(140)는 BIS 에러 정정 후, BIS 각 심벌의 에러 발생 여부에 대한 정보인 BIS 에러플래그를 에러플래그 생성부(150)로 출력하고, 에러플래그 생성부(150)는 BIS 에러플래그를 BIS 에러 플래그 메모리(160)로 출력한다.

<33> 그 후, 에러정정코드 복호부(140)는 에러플래그 생성부(150)가 생성한 에러플래그를 입력받아서 메모리(120)에 저장된 심벌신호의 이레이져 정정을 블록단위로 수행한다.

<34> 에러플래그 생성부(150)는 프레임 싱크 에러 메모리(130)에 저장된 프레임 싱크 에러 정보와 BIS 에러 플래그 메모리(160)에 저장된 BIS 에러 플래그를 이용하여 이레이져 정정을 위한 에러 플래그를 생성하여 에러정정코드 복호부(140)로 출력한다.

<35> 도 2를 참조하여 에러플래그 생성부(150)의 에러 플래그 생성 동작을 설명한다. 도 2를 참조하면, 하나의 데이터 프레임에는 38 바이트로 이루어진 ECC 데이터가 4개 존재하며, 각 ECC 데이터는 싱크 데이터와 BIS 데이터 사이 또는 BIS 데이터와 BIS 데이터 사이에 위치한다.

<36> 에러플래그 생성부(150)는 프레임 싱크 메모리(130)와 BIS 에러 플래그 메모리(160)를 참조하여, 해당하는 38 바이트의 ECC 데이터의 양쪽에 위치한 싱크 데이터의 싱크 에러 정보와 BIS 데이터의 BIS 에러 플래그 또는 일측 BIS 데이터의 BIS 에러 플래그와 타측 BIS 데이터의 BIS 에러 플래그가 모두 에러발생을 나타내는 정보이면, 해당하는 ECC 데이터를 구성하는 38 바이트 전부에 이레이져 정정을 위한 에러 플래그를 발생시킨다.

<37> BIS 에러 플래그 메모리(160)는 에러정정코드 복호부(140)에 의해 생성된 BIS 에러 플래그를 에러플래그 생성부(150)를 통해 전달받아 저장한다.

<38> 도 6은 BIS 에러 플래그 메모리(160)의 구조를 나타내는 도면이다. 도 6을 참조하면, 하나의 데이터 블록에는 1바이트의 BIS가 3개 열이 존재하고, 각 BIS열은 496개의 행으로 이루어져 있으므로, BIS 에러 플래그 메모리(160)는 하나의 데이터 블록에 포함된 BIS 데이터 각각의 에러 유무를 나타내기 위해 496비트의 정보를 저장할 수 있는 $1 \times 496\text{bits}$ 크기의 제1 BIS 에러 메모리 내지 제M BIS 에러 메모리로 구성된다. 본 발명의 바람직한 실시예에 의하면 M은 3이다.

<39> 이하에서는, 전술한 본 발명의 구성에 따라 본 발명에 따른 에러 플래그 생성 방법을 설명한다.

<40> 도 7은 본 발명에 따른 에러 플래그 생성 방법을 설명하기 위한 흐름도이다.

<41> 프레임 싱크 검출부(110)는 재생된 디지털 신호를 데이터 블록단위로 입력받는다(제210 단계).

<42> 프레임 싱크 검출부(110)는 데이터 블록을 구성하는 각 프레임의 프레임 싱크 데이터의 에러 발생 여부를 나타내는 프레임 싱크 에러 정보를 생성하여 프레임 싱크 에러 메모리(130)로 출력한다(제220 단계). 또한, 프레임 싱크 검출부(110)는 에러정정을 위해 데이터 블록 단위로 디지털 신호를 메모리(120)로 출력한다.

<43> 프레임 싱크 에러 메모리(130)는 프레임 싱크 검출부(110)로부터 하나의 데이터 블록에 상응하는 프레임 싱크 에러 정보를 입력받아 저장한다(제230 단계).

<44> 프레임 싱크 에러 메모리(130)는 하나의 데이터 블록에 포함된 496개의 싱크 데이터 각각의 에러 유무를 나타내기 위한 496비트의 정보를 저장할 수 있는 $1 \times 496\text{bits}$ 크기의 제1 프레임 싱크 에러 메모리 내지 제N 프레임 싱크 에러 메모리로 구성된다. 본 발명의 바람직한 실시예에 의하면 N은 3이다. 한편, 에러정정코드 복호부(140)에 의한 BIS 에러 플래그 생성 및 BIS 에러 플래그 메모리(160)에 저장 동작과의 타이밍 문제를 고려하여 N개의 $1 \times 496\text{bits}$ 크기의 프레임 싱크 에러 메모리를 두어 3개의 데이터 블록의 프레임 싱크 에러 정보가 저장되도록 한다.

<45> 에러정정코드 복호부(140)는 먼저, 메모리(120)에 저장된 데이터 블록의 BIS를 에러 정정한 후, BIS 각 심별의 에러 발생 여부에 대한 정보인 BIS 에러플래그를 생성한다(240 단계).

<46> 에러정정코드 복호부(140)는 생성한 BIS 에러플래그를 에러플래그 생성부(150)로 출력하고, 에러플래그 생성부(150)는 BIS 에러플래그를 BIS 에러 플래그 메모리(160)로 출력하면, BIS 에러 플래그 메모리(160)는 BIS 에러플래그를 저장한다(제250 단계). BIS 에러 플래그 메모리(160)는 하나의 데이터 블록에 포함된 BIS 데이터 각각의 에러 유무를 나타내기 위해 496비트의 정보를 저장할 수 있는 $1 \times 496\text{bits}$ 크기의 제1 BIS 에러 메모리 내지 제M BIS 에러 메모리로 구성된다. 본 발명의 바람직한 실시예에 의하면 M은 3이다.

<47> 에러플래그 생성부(150)는 프레임 싱크 에러 메모리(130)에 저장된 프레임 싱크 에러 정보와 BIS 에러 플래그 메모리(160)에 저장된 BIS 에러 플래그를 이용하여 이레이져 정정을 위한 에러 플래그를 생성한다(제260 단계).

<48> 에러플래그 생성부(150)는 프레임 싱크 에러 메모리(130)와 BIS 에러 플래그 메모리(160)를 참조하여, 해당하는 38 바이트의 ECC 데이터의 양쪽에 위치한 싱크 데이터의 싱크 에러 정보와 BIS 데이터의 BIS 에러 플래그 또는 일측 BIS 데이터의 BIS 에러 플래그와 타측 BIS 데이터의 BIS 에러 플래그가 모두 에러발생을 나타내는 정보이면, 해당하는 ECC 데이터를 구성하는 38 바이트 전부에 이레이져 정정을 위한 에러 플래그를 생성한다.

<49> 에러정정코드 복호부(140)는 에러플래그 생성부(150)가 생성한 에러플래그를 입력 받아서 메모리(120)에 저장된 심별신호의 이레이져 정정을 블록단위로 수행한다(제270 단계).

【발명의 효과】

<50> 이상에서 설명한 바와 같이, 본 발명에 따른 에러 정정을 위한 에러 플래그 생성 장치 및 그 방법은, 보다 향상된 성능을 가지고 구현이 용이하며 구현을 위한 비용 소모 가 감소하는 효과를 제공한다.

【특허청구범위】**【청구항 1】**

데이터 블록 단위별 프레임 싱크 에러 정보를 저장하는 프레임 싱크 에러 메모리;
데이터 블록 단위별 BIS 에러 플래그를 저장하는 BIS 에러 플래그 메모리; 및
상기 프레임 싱크 에러 메모리에 저장된 프레임 싱크 에러 정보와 상기 BIS 에러
플래그 메모리에 저장된 BIS 에러 플래그를 참조하여, ECC 데이터의 에러 발생 여부를
나타내는 에러 플래그를 생성하는 에러 플래그 생성부를 포함하는 것을 특징으로 하는
에러 플래그 생성 장치.

【청구항 2】

제1 항에 있어서,

상기 프레임 싱크 에러 메모리는 적어도 둘 이상의 데이터 블록 단위에 상응하는
프레임 싱크 에러 정보를 저장하는 것을 특징으로 하는 에러 플래그 생성 장치.

【청구항 3】

제1 항에 있어서,

상기 데이터 블록은 선두에 프레임 싱크 데이터가 기록되어 있고, ECC 데이터 열
의 사이에 BIS 데이터 열이 기록된 에러정정포맷을 가지고,

상기 에러 플래그 생성부는 상기 프레임 싱크 에러 메모리와 상기 BIS 에러 플래그
메모리에 저장된 에러 정보를 참조하여, 각 ECC 데이터 열의 양쪽에 위치한 싱크 데이
터의 싱크 에러 정보와 BIS 데이터의 BIS 에러 플래그 또는 일측 BIS 데이터의 BIS 에러
플래그와 타측 BIS 데이터의 BIS 에러 플래그가 모두 에러발생을 나타내는 정보이면,

상기 ECC 데이터 열을 구성하는 ECC 데이터 전부에 에러발생을 나타내는 에러 플래그를 생성하는 것을 특징으로 하는 에러 플래그 생성 장치.

【청구항 4】

제1 항에 있어서,

재생된 디지털 신호를 상기 데이터 블록 단위로 입력받아 상기 데이터 블록의 프레임 싱크 데이터의 에러 발생 여부를 판단하여 상기 프레임 싱크 에러 정보를 상기 프레임 싱크 메모리로 출력하는 프레임 싱크 검출부를 더 포함하는 것을 특징으로 하는 에러 플래그 생성 장치.

【청구항 5】

- (a) 재생된 디지털 신호를 입력받는 단계;
- (b) 상기 재생된 디지털 신호를 입력받아 데이터 블록단위로 상기 데이터 블록의 프레임 싱크 에러 정보를 생성하는 단계;
- (c) 상기 프레임 싱크 에러 정보를 프레임 싱크 메모리에 데이터 블록 단위별로 저장하는 단계;
- (d) 상기 데이터 블록단위로 상기 데이터 블록의 BIS 에러 플래그를 생성하는 단계;
- (e) 상기 데이터 블록의 BIS 에러 플래그를 BIS 에러 플래그 메모리에 데이터 블록 단위별 BIS 에러 플래그를 저장하는 단계; 및
- (f) 상기 프레임 싱크 에러 메모리에 저장된 프레임 싱크 에러 정보와 상기 BIS 에러 플래그 메모리에 저장된 BIS 에러 플래그를 참조하여, ECC 데이터의 에러 발생 여부

를 나타내는 에러 플래그를 생성하는 단계를 포함하는 것을 특징으로 하는 에러 플래그 생성 방법.

【청구항 6】


제5 항에 있어서,
상기 프레임 싱크 에러 메모리는 적어도 둘 이상의 데이터 블록 단위에 상응하는 프레임 싱크 에러 정보를 저장하는 것을 특징으로 하는 에러 플래그 생성 방법.

【청구항 7】


제5 항에 있어서,
상기 데이터 블록은 선두에 프레임 싱크 데이터가 기록되어 있고, ECC 데이터 열의 사이에 BIS 데이터 열이 기록된 에러정정포맷을 가지고,
상기 (f)단계는 상기 프레임 싱크 에러 메모리와 상기 BIS 에러 플래그 메모리에 저장된 에러 정보를 참조하여, 각 ECC 데이터 열의 양쪽에 위치한 싱크 데이터의 싱크 에러 정보와 BIS 데이터의 BIS 에러 플래그 또는 일측 BIS 데이터의 BIS 에러 플래그와 타측 BIS 데이터의 BIS 에러 플래그가 모두 에러발생을 나타내는 정보이면, 상기 ECC 데이터 열을 구성하는 ECC 데이터 전부에 에러발생을 나타내는 에러 플래그를 생성하는 단계인 것을 특징으로 하는 에러 플래그 생성 방법.

【도면】


【도 1】




【도 2】



【도 3】




【도 4】



【도 5】

프레임 싱크 에러 메모리		130
제 1	프레임 싱크 에러 메모리 (1x496 bits)	
제 2	프레임 싱크 에러 메모리 (1x496 bits)	
	⋮	
제 N	프레임 싱크 에러 메모리 (1x496 bits)	

【도 6】



【도 7】

